![](https://www.acri.c.titech.ac.jp/wordpress/wp-content/uploads/2020/10/PICT_20201007_163324-e1602081872717-320x180.jpg)
FPGA の高速シリアルトランシーバ (3)
前回の記事では Vivado で Aurora 64B/66B コアを生成し、シミュレーションで動かしてみましたが、中身はブラックボックスでした。外からわかるのは、 シリアルトランシーバから信号が出始めるまでは時間がかかる (約4.5µs)リンクが確立されるまではさらに時間がかかる (約19µs)データを送受信するパラレルインタフェイスは、シリアルリンクのラインレートのクロックを分周したものになっている といったことです。もちろん、Aurora 64B/66B コアを使ってデータを...